靜電卡盤高壓電源表面微等離子體抑制

一、應用場景與問題成因
靜電卡盤（ESC）是半導體制造（如刻蝕、薄膜沉積）中晶圓夾持的核心部件，通過高壓電源提供靜電力實現晶圓無接觸固定。然而，在 10-30kV 夾持電壓下，晶圓與卡盤間隙（通常 5-10μm）易因電場不均產生表面微等離子體 —— 當間隙內氣體（如刻蝕工藝中的 SF6、O2）在局部強電場（>10^6 V/m）作用下達到電離閾值，會形成微小放電通道，導致晶圓表面氧化、金屬污染或圖形損傷，嚴重影響芯片良率。
二、微等離子體抑制技術方案
1.電場均勻性控制
采用多電極分區供電設計，將卡盤分為 4-8 個獨立電極區域，每個區域由單獨的電源模塊供電。通過實時監測各區域的漏電流（精度 10nA），反饋調節對應模塊輸出電壓，使卡盤表面電場均勻性控制在 ±5% 以內，避免局部電場集中。同時，卡盤表面涂覆 10μm 厚的 Al2O3 絕緣涂層，提升表面擊穿電壓，延緩氣體電離。
1.脈沖電壓輸出優化
摒棄傳統直流供電模式，采用微秒級脈沖電壓輸出（脈沖寬度 1-10μs，占空比 20%-50%）。通過降低電壓平均有效值，使間隙內氣體平均電場強度低于電離閾值；同時，脈沖上升沿控制在 100ns 以內，避免電壓突變引發的電場沖擊。電源模塊內置 “過流保護 - 快速關斷” 機制，一旦檢測到微等離子體產生的電流突變（>1μA），可在 50ns 內切斷輸出，防止放電擴大。
三、應用驗證效果
在 12 英寸晶圓刻蝕工藝中，該高壓電源方案使晶圓表面微等離子體產生率從 15% 降至 0.5%，晶圓表面金屬雜質含量（如 Fe、Cu）降低一個數量級；刻蝕圖形的線寬偏差從 3nm 縮小至 1nm，滿足 3D NAND 等先進制程對晶圓表面質量的嚴苛要求，芯片良率提升 30%。